文/上海天马微电子有限公司研发中心 李嘉灵 吴天一杨康 马骏 凌志华

　　1、引言

　　由于近年iPhone等智能手机的风靡世界，全球智能机的市场需求逐步增加。近期随着技术发展和市场需求，智能机呈现出2个发展趋势：更高解析度和更窄的手机边框。图1为传统智能面板结构示意图。包括多个子像素单元，以及与其连接的栅（gate）线G1，G2…Gn、多条数据（source）线D1，D2…Dm。其中，每一个子像素单元都包括薄膜晶体管TFT（Thin Film Transistor）、存储电容、液晶电容等，且薄膜晶体管的栅极与其对应的栅线相连，薄膜晶体管的源极与其对应的数据线相连。由于gate信号绕线是pin to pin连接的，面板边框宽度主要由gate线数量决定，边框宽度随智能手机面板解析度提高而变宽。

　　同时实现智能机高解析度和窄边框的方案有低温多晶硅技术LTPS（Low Temperature Poly-silicon）,非晶硅栅驱动技术ASG（Amorphous Silicon Gate）和面板内绕线驱动技术GIA（Gate fanout In Active area）等。LTPS由于工艺复杂，成本较高，适用于高端产品；GIA工艺未成熟，还未大量使用；而ASG方案为业内普遍接受，是ASi面板厂实现高解析度窄边框智能机的优选方案。目前，业内许多厂商都在进行ASG相关技术研发和生产。另外，各IC厂商已开发出一系列型号。IC内含相应驱动代码，可以分别驱动各面板厂不同ASG电路。

　　ASG技术是利用A-Si TFT构成移位寄存电路输出gate信号，驱动TFT-LCD面板的技术。图2-a为传统ASG技术面板示意图，ASG驱动电路由一系列的ASG单元组成。图2-b为传统ASG电路结构图。每个ASG单元有输入节点Set，输出节点OUT，时钟信号节点CK等节点。ASG单元由V1、第一级起始电压STP（STV）、一对反相时钟信号CK1（CK）和CK2（CKB）等输入信号驱动。图2-c为ASG单元示意图，普通ASG单元由控制模块，输出模块组成。输出模块通常包括1个上拉（pull-up）TFT和2个下拉（pull-down）TFT。控制模块产生Q信号控制输出模块输出gate高电平，QB信号控制输出模块输出gate低电平。根据Q，QB以及各CK信号驱动输出模块工作输出各行gate信号，如图2-d。

　　ASG方案的缺点：

　　1）各种ASG电路中QB信号较复杂。产生QB信号的方式主要有普通型和电容耦合型，各有不足。A, 普通型。QB的信号靠上拉TFT和下拉TFT产生。Q与CKB同时为高电位时，CKB与VGL节点短路，影响ASG电路稳定性。B, 电容耦合型。通过电容耦合产生QB信号。电容需要占用一定面积。

　　2）一般ASG技术在生产制程中的容错能力较低。由于ASG电路对TFT特性要求严格，生产工艺的波动可能引起ASG电路实效。比如生产中的ESD问题影响TFT特性恶化，如图3，致使ASG电路实效，导致生产良率低。 3）采用ASG电路的面板有框胶固化不良的风险。由于面板成盒工艺中使用UV光固化框胶，需要满足一定UV光照量才能保证固化；传统面板边框绕线区有大量平行绕线，绕线间的空隙保证了足够UV光照开口率，框胶可以完全固化。而A-Si TFT迁移率较低，为改善充电能力，ASG电路多采用大面积TFT器件设计，使框胶固化时被遮挡而无法UV固化，而有固化不充分的风险。

　　本文新方案：

　　新方案为亚ASG技术，和传统ASG技术类似，图4为亚ASG技术面板示意图。与ASG电路区别是，亚ASG电路通过IC产生诺干组控制信号Q，QB，每组Q，QB信号驱动对应的亚ASG单元按时序输出各行gate信号。由于Q，QB信号通过绕线送入面板，省去了大量ASG单元控制模块的面积，而新增的信号绕线面积却较少，总体上减小了智能机边框宽度。

　　亚ASG电路时序图如图5。亚ASG电路需要的输入信号：Q1，Q2..Qi,QB1,QB2...QBi,CK1,CK2...CKn。亚ASG电路的输出信号：G1，G2..Gi×n。其中Q信号的作用与传统ASG电路的Q信号类似。Q信号的高电位输出时间大于等于i个gate信号高电位输出时间总和。QB信号与Q信号电压互反。Q信号与CK信号同时为高电位时，对应输出模块产生gate的高电位信号。

　　所有输入信号都由IC提供，实现窄边框。实际上Q，QB信号也可以用ASG电路产生，但是由IC产生信号，可以实现更窄的边框；另外可以亚ASG电路对制程波动的容错能力，提高了面板良率。

　　参见图6，亚ASG电路有n个亚ASG单元和输入控制信号Q,QB,时钟信号CK的绕线组成。每个亚ASG单元对应1组共用控制信号Q，QB信号驱动i个输出模块。输出模块与传统ASG电路输出模块相同。每个输出模块匹配i个时钟信号，逐行产生i个gate信号。那么n个亚ASG单元匹配n组控制信号Q，QB产生n×i个gate信号。

　　2、亚ASG电路结构与模拟结果

　　建立亚ASG电路模型如图6。亚ASG电路模型包括2个亚ASG单元。每个亚ASG单元包含4个输出模块。输出模块为1个上拉TFT和1个下拉TFT组成。输入2组Q,QB，4个时钟信号，驱动亚ASG电路逐行输出8个gate信号。

　　图7为亚ASG模型的Hspice模拟结果，各gate信号正常工作。而且由于是IC输出信号，gate信号的上升沿Trise在1us左右。如果减小输出模块的TFT宽长比，进一步缩小ASG面积，gate信号上升沿延迟增大一些，依然可以有足够像素充电时间，如图8。其中上拉TFT W/L=20u /6u时，delay最大，Trise为2us。

　　3、亚ASG电路特性

　　对于目前主流解析度600×800~1080×1920，亚ASG可以实现更窄的边框。最窄边框条件为：对于有N=n×i行gate信号的面板，n优先取（n*i/2）^0.5附近的整数，且n<=i，则ASG电路可以实现最窄边框。表1列出了几种分辨率下的边框宽度。FHD的panel单边ASG电路宽1mm，加上切割边及ESD器件等，估计总边框约1.2mm。图9为基于亚ASG电路的SXGA解析度面板的版图，边框比传统ASG电路更窄。

　　4、结论

　　综上所述，本文介绍了一种基于亚ASG电路的高解析度智能机窄边框新方案。这种亚ASG电路通过IC输入控制信号和时钟信号，省去了一些传统ASG电路的晶体管，减小了面板边框宽度。同时提高边框的UV光照开口率，有效解决传统ASG电路的框胶固化问题。并且提高ASG 电路对制程波动的容错能力，提高了面板良率。

　　......

　　更多精彩内容请见《国际光电与显示》2012年7月刊，欢迎订阅！

　　订阅咨询：0755-86149014