Nios II 处理器在SDRAM 中开辟帧缓冲(Frame buffer)，可以是单缓冲也可以是双缓冲。以单缓冲为例。处理器将一帧图像数据(640×480×2Bytes，RGB565，16bit)存入帧缓冲，然后将帧缓冲的首地址写入到LCD 控制器，并启动LCD 控制器。该控制器自动从传来的首地址处开始读取数据，并按照TFT 的格式输出。图中各模块由 Avalon Bus 连接在一起。Avalon Bus 是一种简单的总线结构，Nios II 处理器和各种外设都是通过Avalon Bus 连接在一起。由图1 可以看出，作为Slaver 的SDRAM Controller 分别要受到Processor 和LCD Controller 的控制，为了解决总线冲突，Avalon Bus 自动在有冲突的接口上加入了Arbitrator这样一个仲裁模块，用于合理分配总线时间，用户通过改变每个模块的权值来改变对其分配总线时间的多少。在这个系统中，SDRAM Controller 是影响整个系统性能的关键。以SDRAM 时钟频率为100MHz 计算，16bit 的SDRAM 其数据总带宽为200MByte/s， 640×480×2Bytes×60Hz 的TFT LCD 要占用36MByte/s左右的带宽，这对于还要处理其他任务的处理器来说是很大的影响。